• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供視訊解碼裝置，其包含第一解碼單元、第一偵測單元、第一處理電路以及第二處理電路。該第一解碼單元係用來對第一編碼區塊進行解碼以產生複數個第一殘餘值。該第一偵測單元係用來偵測該複數個第一殘餘值是否全部均具有相同的第一數值。該第一處理電路係用來處理該複數個第一殘餘值以產生複數個第一已處理殘餘值。該第二處理電路係用來產生對應於該第一編碼區塊的解碼區塊。當該複數個第一殘餘值全部均具有相同的該第一數值時，該第一偵測單元係控制該第二處理電路在無需參照該複數個第一已處理殘餘值之下來產生該解碼區塊。
    公开号:TW201311002A
    申请号:TW101108834
    申请日:2012-03-15
    公开日:2013-03-01
    发明作者:Min-Hao Chiu；Chia-Yun Cheng；Chun-Chia Chen
    申请人:Mediatek Inc；
    IPC主号:H04N19-00
    专利说明:
    視訊解碼裝置及視訊解碼方法
    本發明係關於對編碼圖框之區塊進行解碼，尤指一種利用偵測全部的殘餘值是否均具有相同的數值(例如，0)，來選擇性地略過對該複數個殘餘值所進行的處理操作及/或對複數個已處理殘餘值所進行的緩衝操作的視訊解碼裝置以及其相關視訊解碼方法。
    對於某些編碼標準(coding standard)(例如，MPEG 1/2/4、WMV、H.264、RM、AVS)來說，一編碼區塊樣式(coded block pattern，CBP)可用來指出巨集區塊(macroblock)之中有哪些區塊具有非零殘餘值(non-zero residual value)，舉例來說，依據H.264編碼標準，一編碼區塊樣式可包含6個位元，當該編碼區塊樣式之中的一個位元等於0時，表示該編碼區塊樣式位元(coded block pattern bit，CBP bit)所指示的至少一區塊應不具有非零殘餘值，因此，可略過對該至少一區塊所進行的解碼操作(decoding)，舉例來說，當解碼器(decoder)在處理一編碼區塊樣式位元(其位元值為0)所指示的一區塊時，其可略過反掃描(inverse scan)、反量化(inverse quantization)以及反轉換(inverse transform)的操作，然而，在某些情形下，具有位元值為1之一編碼區塊樣式位元所指示的一區塊可能全部的殘餘值均是零殘餘值(zero residual value)，因此，即使該區塊並未具有任何非零殘餘值，包含反掃描、反量化及反轉換之解碼操作並不會被略過。再者，一區塊可包含複數個子區塊(sub-block)，當該區塊所對應的一編碼區塊樣式位元設定為1時，並不允許略過對複數個子區塊之中具有全部均是零殘餘值的一部份子區塊所進行的解碼操作，這是因為至少有一非零殘餘值位於該複數個子區塊的剩餘部份子區塊之中。
    對於其他編碼標準來說，並不會使用編碼區塊樣式。以VP8解碼操作為例，當解碼器在處理具有一直流殘餘值(direct current residual value，DC residual value)或全部均為零殘餘值的一區塊時，其可略過反掃描及反量化之操作，並於反轉換中執行算數平均數(arithmetic mean)的運算。
    即便要被解碼的一區塊實際上全部的殘餘值均是零殘餘值時，傳統的解碼器仍可能不會略過對該區塊所進行的解碼操作，因而降低了解碼效能。
    有鑑於此，依據本發明之實施例，提出一種利用偵測全部的殘餘值是否均具有相同的數值(例如，0)，來選擇性地略過對該複數個殘餘值所進行的處理操作及/或對複數個已處理殘餘值所進行的緩衝操作的視訊解碼裝置以及其相關視訊解碼方法，來解決上述問題。
    依據本發明之第一層面/實施例，其揭示一種視訊解碼裝置。該視訊解碼裝置包含一第一解碼電路、一第一處理電路以及一第二處理電路。該第一解碼電路包含一第一解碼單元以及一第一偵測單元。該第一解碼單元係用來對一第一編碼區塊進行解碼以產生複數個第一殘餘值，以及該第一偵測單元係用來偵測該複數個第一殘餘值是否全部均具有相同的一第一數值。該第一處理電路係耦接於該第一解碼單元，用來處理該複數個第一殘餘值以產生複數個第一已處理殘餘值。該第二處理電路係耦接於該第一處理電路及該第一偵測單元，用來產生對應於該第一編碼區塊的一解碼區塊，其中當該複數個第一殘餘值全部均具有相同的該第一數值時，該第一偵測單元係控制該第二處理電路在無需參照該複數個第一已處理殘餘值之下來產生該解碼區塊。
    依據本發明的第二層面/實施例，其揭示一種視訊解碼方法。該視訊解碼方法包含：對一第一編碼區塊進行解碼以產生複數個第一殘餘值；利用一偵測單元來偵測該複數個第一殘餘值是否全部均具有相同的一第一數值；以及當該複數個第一殘餘值全部均具有相同的一第一數值時，在無需參照對該複數個第一殘餘值進行處理所得到的複數個第一已處理殘餘值之下來產生對應於該第一編碼區塊的一解碼區塊。
    本發明會偵測一區塊之全部的殘餘值是否均具有同一數值(例如，0)，以及依據偵測結果來選擇性地略過對該區塊所進行的解碼操作(包含反掃描、反量化及反轉換)，舉例來說，當該區塊之全部的殘餘值均為零殘餘值時，可允許解碼器略過後續對殘餘值所進行的處理操作或對已處理殘餘值所進行的緩衝操作，如此一來，解碼效能便可因而提升。
    在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置電性連接於一第二裝置，則代表該第一裝置可直接連接於該第二裝置，或透過其他裝置或連接手段間接地連接至該第二裝置。
    本發明主要的概念在於偵測一區塊之全部的殘餘值是否均具有同一數值(例如，0)，以及依據偵測結果來選擇性地略過(skip)對該區塊所進行的解碼操作(包含反掃描、反量化及反轉換)，舉例來說，當該區塊之全部的殘餘值均為零殘餘值時，可允許解碼器略過(bypass/skip)後續對殘餘值所進行的處理操作或對已處理殘餘值(processed residual value)所進行的緩衝操作，如此一來，解碼效能便可因而提升。進一步的說明如下。
    第1圖係為本發明廣義的視訊解碼裝置之一實施例的一功能方塊圖。視訊解碼裝置100包含(但不侷限於)一第一解碼電路(decoding circuit)102、一第一處理電路(processing circuit)104以及一第二處理電路106。於此實施例中，第一解碼電路102包含一第一解碼單元(decoding unit)112以及一第一偵測單元(detecting unit)114，其中第一解碼單元112係用來對一第一編碼區塊(encoded block)BK_1進行解碼以產生複數個第一殘餘值(例如，量化轉換係數(quantized transform coefficient))RV_1，以及第一偵測單元114係用來偵測複數個第一殘餘值RV_1是否全部均具有相同的一第一數值(例如，0)。第一處理電路104係耦接於第一解碼單元112，用來處理複數個第一殘餘值RV_1以產生複數個第一已處理殘餘值RV_1’。第二處理電路106係耦接於第一處理電路104及第一偵測單元114，用以產生對應於第一編碼區塊BK_1的一解碼區塊(decoded block)BK_1’。值得注意的是，第一偵測單元114所檢查的每一區塊之區塊大小係由實際所採用的編碼機制(coding scheme)來決定，舉例來說，區塊大小可為4×4或2×2，然而，以上僅供說明之需，並非用來做為本發明之限制。
    當第一偵測單元114偵測到得自於第一編碼區塊BK_1之複數個第一殘餘值RV_1全部均具有相同的該第一數值(例如，0)時，第一偵測單元114係產生一控制訊號SC來控制第二處理電路106在無需參照複數個第一已處理殘餘值RV_1’之下產生解碼區塊BK_1’，換言之，當複數個第一殘餘值RV_1全部均具有相同的該第一數值(例如，0)時，複數個第一已處理殘餘值RV_1’對於得到解碼區塊BK_1’並非是不可或缺的，更具體地說，當複數個第一殘餘值RV_1全部均具有相同的該第一數值(例如，0)時，由第一處理電路104所產生之複數個第一已處理殘餘值RV_1’係為可預測且可提前獲知的，因此，可允許第一處理電路104略過對複數個第一殘餘值RV_1所進行的處理操作。在複數個第一殘餘值RV_1全部均為0的情形下，由於複數個第一已處理殘餘值RV_1’亦全部均為0，因而對於得到解碼區塊BK_1’並不會有影響，所以可略過對複數個第一殘餘值RV_1所進行的處理操作及對複數個第一已處理殘餘值RV_1’所進行的緩衝操作，如此一來，解碼效能便可大幅提升。
    請參閱第2圖，第2圖係為基於第1圖所示之解碼器架構的一第一實作範例的示意圖。視訊解碼裝置200包含一熵解碼電路(entropy decoding circuit)(例如，一可變長度解碼器(variable length decoder，VLD)202)、一第一處理電路204以及一第二處理電路206，其中可變長度解碼器202實作出第1圖所示之第一解碼電路102、第一處理電路204實作出第1圖所示之第一處理電路104，以及第二處理電路206實作出第1圖所示之第二處理電路106。可變長度解碼器202包含一解碼器(decoder，DEC)212以及一偵測器(detector，DET)214，其中解碼器214實作出第一解碼單元112，以及偵測器214實作出第一偵測單元114。於此實施例中，第一處理電路204包含一反掃描單元(inverse scan unit，IS unit)122、一反量化單元(inverse quantization unit，IQ unit)124、一反轉換單元(inverse transform unit，IT unit)126，以及一殘餘值緩衝器(residual buffer)128。在第一編碼區塊BK_1之複數個第一殘餘值RV_1由解碼器212產生並傳送至第一處理電路204之後，複數個第一殘餘值RV_1可由反掃描單元122、反量化單元124及反轉換單元126來處理之。接下來，反轉換單元126會輸出複數個第一已處理殘餘值RV_1’至殘餘值緩衝器128。在第一編碼區塊BK_1之區塊大小為4×4的情形下，複數個第一殘餘值RV_1/複數個第一已處理殘餘值RV_1’的個數等於16，因此，殘餘值緩衝器128可能會需要16個緩衝寫入週期(buffer write cycle)，以緩衝複數個第一已處理殘餘值RV_1’。
    對於第二處理電路206來說，其包含一加成單元(summation unit)(例如，一加法器(adder))132、一選擇器(selector，SEL)134、一圖框內/圖框間預測單元(intra/inter prediction unit)136，以及一非必要的去區塊濾波器(optional deblocking filter)138。圖框內/圖框間預測單元136可利用圖框內預測操作(intra prediction)或圖框間預測操作(inter prediction)的其中之一來提供一預測區塊(predicted block)BK_P。當啟用一圖框內預測模式(intra prediction mode)時，圖框內預測單元142係用來產生預測區塊BK_P；當啟用一圖框間預測模式(inter prediction mode)時，移動補償單元(motion compensation unit，MC unit)144係依據至少一參考圖框(reference frame)FRREF來產生預測區塊BK_P。在對應於第一編碼區塊BK_1的預測區塊BK_P決定出來之後，加成單元132係對預測區塊BK_P與複數個第一已處理殘餘值RV_1’進行合併/相加來產生一重建區塊(reconstructed block)BK_R，其中複數個第一已處理殘餘值RV_1’係讀取自殘餘值緩衝器128。選擇器134係用以選擇性地輸出重建區塊BK_R或預測區塊BK_P，來做為對應於第一編碼區塊BK_1的一解碼區塊BK_1’。非必要的去區塊濾波器138可藉由將區塊邊界(block boundary)之銳邊(sharp edge)加以平滑化(smooth)，來提升視覺品質(visual quality)及預測效能(prediction performance)。
    於此實施例中，當偵測器214偵測到複數個第一殘餘值RV_1全部均為0時，偵測器214會控制選擇器134直接輸出預測區塊BK_P來做為解碼區塊BK_1’，並停止第一處理電路204處理複數個第一殘餘值RV_1(每一殘餘值均為零殘餘值)及/或將複數個第一已處理殘餘值RV_1’(每一殘餘值均為零殘餘值)緩衝至殘餘值緩衝器128。由於殘餘值緩衝器128並不需要緩衝對第一編碼區塊BK_1進行解碼所得到的任何殘餘值，故可節省緩衝寫入週期，另外，略過用來產生重建區塊BK_R的加成操作係為被允許的，如此一來，當啟用所提出之區塊略過模式(block skip mode)時，可提升視訊解碼裝置200的整體效能。
    於此實施例中，要被視訊解碼裝置200所解碼的視訊位元流(video bitstream)係遵循支援編碼區塊樣式的編碼機制。一般來說，解碼器212會解析所輸入之視訊位元流，以及在自第一編碼區塊BK_1得到複數個第一殘餘值RV_1之前，取得對應於第一編碼區塊BK_1的一編碼區塊樣式位元。當該編碼區塊樣式位元等於0時，意味著複數個第一殘餘值RV_1全部均為0，可變長度解碼器202可停用偵測器214並控制選擇器134直接輸出預測區塊BK_P來做為解碼區塊BK_1’，以略過對第一編碼區塊BK_1所進行的解碼操作，換言之，只有當對應於第一編碼區塊BK_1的一編碼區塊樣式位元等於1時，解碼器212才會對編碼區塊BK_1進行處理，以及偵測器214才會被啟動以檢查產生自解碼器212的複數個第一殘餘值RV_1。
    值得注意的是，第2圖所示之解碼器架構亦適用於對第一編碼區塊BK_1進行解碼，其中第一編碼區塊BK_1係得自於遵循一可調性視訊編碼(scalable video coding，SVC)機制的一基礎層圖框(base layer frame)，詳細的說明如下。
    請參閱第3圖，第3圖係為使用第2圖所示之視訊解碼裝置200來對一巨集區塊進行解碼的一實施例的示意圖。在使用一4×4圖框內巨集區塊模式(intra macroblock mode)的情形下，一巨集區塊因此可包含一16×16亮度區塊(luma block)Y以及兩個8×8彩度區塊(chroma block)Cb及Cr。如第3圖所示，圖中包含由0～15及18～25所標示索引(index)的24個4×4區塊，以及由16及17所標示索引的2個2×2區塊，其中只有由0、4、8、12及18所標示索引的複數個4×4區塊具有非零殘餘值(以陰影型式的正方形表示之)，因此，對應於要被解碼的該巨集區塊之該編碼區塊樣式會具有6個位元，其記錄了十進位數值47(亦即，編碼區塊樣式B5B4B3B2B1B0係為101111)。值得注意的是，編碼區塊樣式位元B0係用來指示8×8區塊(其包含由0～3所標示索引的複數個4×4區塊)是否包含非零殘餘值；編碼區塊樣式位元B1係用來指示8×8區塊(其包含由4～7所標示索引的複數個4×4區塊)是否包含非零殘餘值；編碼區塊樣式位元B2係用來指示8×8區塊(其包含由8～11所標示索引的複數個4×4區塊)是否包含非零殘餘值；編碼區塊樣式位元B3係用來指示8×8區塊(其包含由12～15所標示索引的複數個4×4區塊)是否包含非零殘餘值；編碼區塊樣式位元B4係用來指示由16及17所標示索引的複數個2×2區塊是否包含非零殘餘值；以及編碼區塊樣式位元B5係用來指示由16及17所標示索引的複數個2×2區塊及由18～25所標示索引的複數個4×4區塊是否包含非零殘餘值。對於傳統的解碼器設計來說，所有由0～15及18～25所標示索引的複數個4×4區塊需要以反掃描、反量化及反轉換操作來處理之，此外，由於複數個編碼區塊樣式位元B5、B3、B2、B1及B0均為1，故所得到的複數個殘餘值需要被儲存於一殘餘值緩衝器。相較於傳統的編碼器設計，視訊解碼裝置200之中的偵測器214會偵測出僅有由0、4、8、12及18所標示索引的複數個4×4區塊係具有非零殘餘值，以及由1～3、5～7、9～11、13～15及19～25所標示索引之剩餘的複數個4×4區塊及由16～17所標示索引的複數個2×2區塊均僅具有零殘餘值，因此，對於所偵測到僅具有零殘餘值的複數個區塊來說，會略過對該複數個區塊所進行的處理及緩衝操作，相較於傳統的編碼器設計，視訊解碼裝置200因而具有較優異的解碼效能。
    請參閱第4圖，第4圖係為基於第1圖所示之解碼器架構的一第二實作範例的示意圖。視訊解碼裝置200與視訊解碼裝置400主要的差別在於第4圖所示之第一處理電路404的設計。第一處理電路404包含一選擇器406，以及上述之反掃描單元122、反量化單元124、反轉換單元126及殘餘值緩衝器128。視訊解碼裝置400係用以對一視訊位元流進行解碼，其中該視訊位元流係遵循未採用編碼區塊樣式的編碼機制，舉例來說，第一編碼區塊BK_1係得自於一VP8視訊位元流。於此實施例中，當偵測器214偵測出第一編碼區塊BK_1僅具有一非零直流殘餘值(non-zero direct current residual value，non-zero DC residual value)，其會啟用一直流模式(direct current mode，DC mode)，因此，選擇器406會輸出複數個第一殘餘值RV_1予殘餘值緩衝器128。當複數個第一殘餘值RV_1具有複數個非零殘餘值時，選擇器406會輸出複數個第一已處理殘餘值RV_1’予殘餘值緩衝器128。當偵測器214偵測出第一編碼區塊BK_1僅具有一零直流殘餘值(zero DC residual value)或全部的殘餘值均為0時，偵測器214會控制選擇器134選擇預測區塊BK_P來做為解碼區塊BK_1’，因此，對複數個第一殘餘值RV_1所進行的處理操作及針對複數個第一已處理殘餘值RV_1所進行的緩衝操作均可略過，故可達到提升解碼效能的相同目的。
    第5圖係為本發明另一廣義的視訊解碼裝置之一實施例的一功能方塊圖。由於視訊解碼裝置500係用來對遵循H.264/SVC機制的一視訊位元流進行解碼，故其包含一加強層解碼功能方塊(enhancement layer decoding block，EL decoding block)510以及一基礎層解碼功能方塊(base layer decoding block，BL decoding block)520。如第5圖所示，由於加強層解碼功能方塊510具有第1圖所示之解碼器架構，故其包含一第一解碼電路502、一第一處理電路504以及一第二處理電路506，其中第一解碼電路502包含一第一解碼單元512以及一第一偵測單元514。對於基礎層解碼功能方塊520來說，其包含(但並不侷限於)一第二解碼電路522、一第三處理電路524以及一第四處理電路526，請注意，基礎層解碼功能方塊520亦可視實際的設計考量而採用第1圖所示之解碼器架構。
    第一解碼單元512係用來對一第一編碼區塊BK_1(得自於一加強層圖框(EL frame))進行解碼以產生複數個第一殘餘值RV_1。第一偵測單元514係用來偵測複數個第一殘餘值RV_1是否全部均具有相同的一第一數值(例如，0)。第一處理電路504係用以依據第一解碼單元512所提供的複數個第一殘餘值RV_1以及第三處理電路524所提供的複數個層間殘餘值(inter-layer residual value)RV_3，來產生複數個第一已處理殘餘值RV_1’。第二處理電路506係用以產生對應於第一編碼區塊BK_1的一解碼區塊BK_1’。
    第二解碼單元522係用來對一第二編碼區塊BK_2(得自於一基礎層圖框(BL frame))進行解碼以產生複數個第二殘餘值(例如，量化轉換係數)RV_2。第三處理電路524係用來對複數個第二殘餘值RV_2進行處理以產生複數個第二已處理殘餘值RV_2’。值得注意的是，上述之複數個層間殘餘值RV_3係於對複數個第二殘餘值RV_2進行解碼的過程中得到。第四處理電路526係用以產生對應於第二編碼區塊BK_2的一解碼區塊BK_2’。
    當第一偵測單元514偵測出複數個第一殘餘值RV_1(得自於第一編碼區塊BK_1)全部具有相同的該第一數值(例如，0)時，第一偵測單元514會產生一控制訊號SC來控制第二處理電路506在無需參照複數個第一已處理殘餘值RV_1’之下產生解碼區塊BK_1’，舉例來說，複數個第二已處理殘餘值RV_2’可被第二處理電路506所參考以產生解碼區塊BK_1’。在複數個第一殘餘值RV_1全部均為0的情形下，由於複數個第一已處理殘餘值RV_1’全部都會是0，因而對於得到解碼區塊BK_1’並不會有影響，所以可略過對複數個第一殘餘值RV_1所進行的處理操作及/或對複數個第一已處理殘餘值RV_1’所進行的緩衝操作。
    基於第5圖所示之解碼器架構，複數個實作範例是可行的。請參閱第6圖，第6圖係為基於第5圖所示之解碼器架構的一第一實作範例的功能方塊圖。視訊解碼裝置600包含複數個熵解碼電路602及622、一第一處理電路604、一第二處理電路606、一第三處理電路624，以及一第四處理電路626。複數個熵解碼電路602及622係分別用以實作出第5圖所示之第一解碼電路502及第二解碼電路522；第一處理電路604係用以實作出第5圖所示之第一處理電路504；第二處理電路606係用以實作出第5圖所示之第二處理電路506；第三處理電路624係用以實作出第5圖所示之第三處理電路524；以及第四處理電路626係用以實作出第5圖所示之第四處理電路526。熵解碼電路602包含一解碼器(DEC)612以及一偵測器(DET)614，其中解碼器612係用以實作出第一解碼單元512，以及偵測器614係用以實作出第一偵測單元514。於此實施例中，第一處理電路包含一反掃描單元(IS unit)632、一反量化單元(IQ unit)634、一加成單元636、一反轉換單元(IT unit)638以及一殘餘值緩衝器640。第二處理電路606包含一圖框內/圖框間/層間預測單元(intra/inter/interlayer prediction unit)642、一選擇器(SEL)644、一加成單元646，以及一選擇性去區塊濾波器648。第三處理電路624包含一反轉換單元(IS unit)652、一反量化單元(IQ unit)654、一反轉換單元(IT unit)656以及一殘餘值緩衝器658。第四處理電路626包含一圖框內/圖框間預測單元660、一加成單元662以及一選擇性去區塊濾波器664。
    假定一H.264/SVC視訊流(video stream)係由一中等可調編碼機制(medium-grain scalable coding scheme，MGS coding scheme)所產生。在第一編碼區塊BK_1之複數個第一殘餘值RV_1由解碼器612產生至第一處理電路604之後，複數個第一殘餘值RV_1係由反掃描單元632及反量化單元634來處理之。相似地，在第二編碼區塊BK_2之複數個第二殘餘值RV_2由熵解碼電路612產生至第三處理電路624之後，複數個第二殘餘值RV_2係由反掃描單元652及反量化單元654來處理之。
    在第一編碼區塊BK_1及第二編碼區塊BK_2並不是得自於由中等可調編碼機制所定義之複數個關鍵圖框(key frame)的情形下，對第二編碼區塊BK_2所進行的解碼操作會中止於成功取得第二反量化輸出(inverse quantization output，IQ output)S2時，換言之，反量化單元654係產生第二反量化輸出S2至第一處理電路604之加成單元636，以及不需要使用後端的反轉換單元656來處理第二反量化輸出S2，因此，複數個第二已處理殘餘值RV_2’並不會產生且不會被儲存至殘餘值緩衝器658，此外，顯然也不需要使用第四處理電路626來產生對應於第二編碼區塊BK_2的解碼區塊BK_2’。加成單元636係對反量化單元634所提供之第一反量化輸出S1及反量化單元654所提供之第二反量化輸出S2進行合併，並據以產生一第三反量化輸出S3至後端的反轉換單元638。反轉換單元638針對第三反量化輸出S3執行反轉換操作，以及將所得到的複數個第一已處理殘餘值RV_1’儲存至殘餘值緩衝器640，接下來，選擇器644會輸出複數個第一已處理殘餘值RV_1’以做為一選擇輸出(selected output)S_OUT，因此，加成單元646係對選擇輸出S_OUT及圖框內/圖框間/層間預測單元642所提供之一預測區塊BK_P1進行合併來產生解碼區塊BK_1’。值得注意的是，預測區塊BK_P1可藉由圖框內預測操作、圖框間預測操作(例如，移動補償(motion compensation))或層間預測操作(interlayer prediction)來得到，此外，解碼區塊BK_1’另可由去區塊濾波器648來處理以獲得更佳的視覺品質。
    在第一編碼區塊BK_1及第二編碼區塊BK_2係得自於由中等可調編碼機制所定義之複數個關鍵圖框的情形下，需要同時使用第二處理電路606及第四處理電路626來產生及輸出解碼區塊BK_1’及解碼區塊BK_2’，因此，在第二反量化輸出S2由反量化單元654產生之後，反轉換單元656係用以對第二反量化輸出S2執行反轉換操作，並將複數個第二已處理殘餘值RV_2’儲存至殘餘值緩衝器658，接下來，加成單元662係對複數個第二已處理殘餘值RV_2’及圖框內/圖框間預測單元660所提供之一預測區塊BK_P2進行合併來產生解碼區塊BK_2’。值得注意的是，預測區塊BK_P2可藉由圖框內預測或圖框間預測(例如，移動補償)來得到，另外，解碼區塊BK_2’另可由去區塊濾波器664來處理以獲得更佳的視覺品質。
    對於第一編碼區塊BK_1之解碼操作來說，偵測器614會檢查複數個第一殘餘值RV_1是否全部均為0。當複數個第一殘餘值RV_1包含一個或複數個非零殘餘值時，第一處理電路604係用以處理複數個第一殘餘值RV_1並將複數個第一已處理殘餘值RV_1’儲存至殘餘值緩衝器640，此外，選擇器644會輸出複數個第一已處理殘餘值RV_1’來做為選擇輸出S_OUT。當偵測器614偵測到複數個第一殘餘值RV_1全部均為0時，偵測器614會控制選擇器644選擇第二已處理殘餘值RV_2’來做為選擇輸出S_OUT。當於複數個第一殘餘值RV_1全部均為0時，由於第一反量化輸出S1僅具有數值0，所以第三反量化輸出S3會相同於第二反量化輸出S2，因此，複數個第一已處理殘餘值RV_1’(其得自於對第三反量化輸出S3進行反轉換操作)係相同於複數個第二已處理殘餘值RV_2’(其得自於對第二反量化輸出S2進行反轉換操作)。基於上述觀察，本發明因而提出藉由直接使用複數個第二已處理殘餘值RV_2’來做為第一處理電路604的一輸出，以略過對複數個第一殘餘值RV_1所進行的處理操作及對複數個第一已處理殘餘值RV_1’所進行的緩衝操作，此外，藉由所提出之區塊略過模式，可提升視訊解碼裝置600之解碼效能。
    請參閱第7圖，第7圖係為基於第5圖所示之解碼器架構的一第二實作範例的功能方塊圖。如上所述，基礎層解碼功能方塊520可視實際的設計考量而採用第1圖所示之解碼器架構，因此，視訊解碼裝置700與視訊解碼裝置600之間主要的差別在於熵解碼電路722、第二處理電路706及第四處理電路726的設計。如第7圖所示，熵解碼電路722包含一解碼器(DEC)712及一偵測器(DET)714，其中解碼器712係用來對第二編碼區塊BK_2進行解碼以產生複數個第二殘餘值RV_2，以及偵測器714係用來偵測複數個第二殘餘值RV_2是否全部均具有相同的數值(例如，0)。選擇器(SEL)716係用以選擇由加成單元662所產生的一第二重建區塊BK_R2或由圖框內/圖框間預測單元660所產生的第二預測區塊BK_P2來做為解碼區塊BK_2’，更具體地說，利用熵解碼電路722、第三處理電路624及第四處理電路726所實作出的基礎層解碼功能方塊，具有相同於第2圖所示之視訊解碼裝置200採用的解碼器架構。在第二編碼區塊BK_2係得自於由中等可調編碼機制所定義之一關鍵圖框的情形下，當偵測器714偵測到複數個第二殘餘值RV_2具有一個或複數個非零殘餘值時，選擇器716會輸出第二重建區塊BK_R2來做為解碼區塊BK_2’，然而，當偵測器714偵測到複數個第二殘餘值RV_2全部均為0時，偵測器714會控制選擇器716輸出第二預測區塊BK_P2來做為解碼區塊BK_2’，如此一來，可藉由略過對複數個第二殘餘值RV_2所進行的解碼操作及/或對複數個第二已處理殘餘值RV_2’所進行的緩衝操作，來提升整體的解碼效能。
    對於第二處理電路706之選擇器715來說，其係用以選擇由加成單元646所產生之一第一重建區塊BK_R1或由圖框內/圖框間/層間預測單元642所產生之第一預測區塊BK_P1來做為解碼區塊BK_1’。在第一編碼區塊BK_1及第二編碼區塊BK_2係得自於由中等可調編碼機制所定義之複數個關鍵圖框的情形下，當偵測器614偵測到複數個第一殘餘值RV_1具有一個或複數個非零殘餘值，及/或偵測器714偵測到複數個第二殘餘值RV_2具有一個或複數個非零殘餘值時，選擇器715會輸出第一重建區塊BK_R1來做為解碼區塊BK_1’，然而，當偵測器614偵測到複數個第一殘餘值RV_1全部均為0，以及偵測器714偵測到複數個第二殘餘值RV_2全部均為0時，意味著複數個第一已處理殘餘值RV_1’以及複數個第二已處理殘餘值RV_2’全部都會是0，因此，當選擇輸出S_OUT與第一預測區塊BK_P1合併於加成單元646時，選擇輸出S_OUT並不會對得出解碼區塊BK_1’造成影響，選擇器715因而直接輸出第一預測區塊BK_P1以做為解碼區塊BK_1’，如此一來，可藉由略過對複數個第一殘餘值RV_1所進行的解碼操作及/或對複數個第一已處理殘餘值RV_1’所進行的緩衝操作，來提升整體的解碼效能。
    相似地，在第一編碼區塊BK_1及第二編碼區塊BK_2並非得自於由中等可調編碼機制所定義之複數個關鍵圖框的情形下，當偵測器614偵測到複數個第一殘餘值RV_1全部均為0，以及偵測器714偵測到複數個第二殘餘值RV_2全部均為0時，選擇器715會直接輸出第一預測區塊BK_P1以做為解碼區塊BK_1’，如此一來，可藉由略過對複數個第一殘餘值RV_1所進行的解碼操作及/或對複數個第一已處理殘餘值RV_1’所進行的緩衝操作，來提升整體的解碼效能。
    請注意，以上所揭示之複數個視訊解碼裝置所包含的複數個元件(element)係可利用純硬體(pure hardware)或由處理器(processor)所執行之軟體(software)來加以實作出。
    以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
    100、200、400、500、600、700．．．視訊解碼裝置
    102、502、522、602、622、722．．．解碼電路
    104、106、204、206、404、504、506、524、526、604、606、624、626、706、726．．．處理電路
    112、512．．．解碼單元
    114、514．．．偵測單元
    122、632、652．．．反掃描單元
    124、634、654．．．反量化單元
    126、638、656．．．反轉換單元
    128、640、658．．．殘餘值緩衝器
    132．．．加法器
    134、406、644、715、716．．．選擇器
    136、660．．．圖框內/圖框間預測單元
    138、648、664．．．去區塊濾波器
    142．．．圖框內預測單元
    144．．．移動補償單元
    202．．．可變長度解碼器
    510．．．加強層解碼功能方塊
    520．．．基礎層解碼功能方塊
    212、612、712．．．解碼器
    214、614、714．．．偵測器
    636、646、662．．．加成單元
    642．．．圖框內/圖框間/層間預測單元
    第1圖為本發明廣義的視訊解碼裝置之一實施例的一功能方塊圖。
    第2圖為基於第1圖所示之解碼器架構的一第一實作範例的示意圖。
    第3圖為使用第2圖所示之視訊解碼裝置來對一巨集區塊進行解碼的一實施例的示意圖。
    第4圖為基於第1圖所示之解碼器架構的一第二實作範例的示意圖。
    第5圖為本發明另一廣義的視訊解碼裝置之一實施例的一功能方塊圖。
    第6圖為基於第5圖所示之解碼器架構的一第一實作範例的功能方塊圖。
    第7圖為基於第5圖所示之解碼器架構的一第二實作範例的功能方塊圖。
    100．．．視訊解碼裝置
    102．．．解碼電路
    104、106．．．處理電路
    112．．．解碼單元
    114．．．偵測單元
    权利要求:
    Claims (18)
    [1] 一種視訊解碼裝置，包含：一第一解碼電路，包含：一第一解碼單元，用來對一第一編碼區塊進行解碼，以產生複數個第一殘餘值；以及一第一偵測單元，用來偵測該複數個第一殘餘值是否全部均具有相同的一第一數值；一第一處理電路，耦接於該第一解碼單元，用來處理該複數個第一殘餘值，以產生複數個第一已處理殘餘值；以及一第二處理電路，耦接於該第一處理電路及該第一偵測單元，用來產生對應於該第一編碼區塊的一解碼區塊，其中當該複數個第一殘餘值全部均具有相同的該第一數值時，該第一偵測單元係控制該第二處理電路在無需參照該複數個第一已處理殘餘值之下產生該解碼區塊。
    [2] 如申請專利範圍第1項所述之視訊解碼裝置，其中該第一數值係等於0。
    [3] 如申請專利範圍第1項所述之視訊解碼裝置，其中該第二處理電路包含：一加成單元，耦接於該第一處理電路，用來對一預測區塊與該複數個第一已處理殘餘值進行合併，以產生一重建區塊；以及一選擇器，耦接於該加成單元，用以選擇該重建區塊或該預測區塊來做為該解碼區塊，其中當該複數個第一殘餘值全部均具有相同的該第一數值時，該第一偵測單元係控制該選擇器輸出該預測區塊來做為該解碼區塊。
    [4] 如申請專利範圍第1項所述之視訊解碼裝置，其中只有當對應於該第一編碼區塊的一編碼區塊樣式位元等於1時，該第一偵測單元才會被啟動。
    [5] 如申請專利範圍第1項所述之視訊解碼裝置，其中當該複數個第一殘餘值全部均具有相同的該第一數值時，該第一偵測單元另停止該第一處理電路處理該複數個第一殘餘值及/或緩衝該複數個已處理第一殘餘值。
    [6] 如申請專利範圍第1項所述之視訊解碼裝置，其中該第一編碼區塊係得自於遵循一可調性視訊編碼機制的一加強層圖框，以及該第二處理電路包含：一選擇器，耦接於該第一處理電路，用以選擇該複數個第一已處理殘餘值或複數個第二已處理殘餘值來做為一選擇輸出，其中該複數個第二已處理殘餘值係對應於一第二編碼區塊，該第二編碼區塊係得自於與該加強層圖框配對的一基礎層圖框，以及當該複數個第一殘餘值全部均具有相同的該第一數值時，該第一偵測單元係控制該選擇器輸出該複數個第二已處理殘餘值來做為該選擇輸出；以及一加成單元，耦接於該選擇器，用來對一預測區塊與該選擇輸出進行合併，以產生該解碼區塊。
    [7] 如申請專利範圍第6項所述之視訊解碼裝置，其中該基礎層圖框及該加強層圖框係為中等可調編碼之複數個關鍵圖框。
    [8] 如申請專利範圍第1項所述之視訊解碼裝置，其中該第一編碼區塊係得自於遵循一可調性視訊編碼機制的一加強層圖框，以及該視訊解碼裝置另包含：一第二解碼電路，包含：一第二解碼單元，用來對一第二編碼區塊進行解碼，以產生複數個第二殘餘值，其中該第二編碼區塊係得自於與該加強層圖框配對的一基礎層圖框；以及一第二偵測單元，用來偵測該複數個第二殘餘值是否全部均具有相同的一第二數值；其中當該複數個第一殘餘值全部均具有相同的該第一數值以及該複數個第二殘餘值全部均具有相同的該第二數值時，該第二處理電路係直接輸出對應於該第一編碼區塊的一預測區塊來做為該解碼區塊。
    [9] 如申請專利範圍第8項所述之視訊解碼裝置，其中該第一數值及該第二數值均等於0。
    [10] 一種視訊解碼方法，包含：對一第一編碼區塊進行解碼以產生複數個第一殘餘值；利用一偵測單元來偵測該複數個第一殘餘值是否全部均具有相同的一第一數值；以及當該複數個第一殘餘值全部均具有相同的一第一數值時，在無需參照對該複數個第一殘餘值進行處理所得到的複數個第一已處理殘餘值之下來產生對應於該第一編碼區塊的一解碼區塊。
    [11] 如申請專利範圍第10項所述之視訊解碼方法，其中該第一數值係等於0。
    [12] 如申請專利範圍第10項所述之視訊解碼方法，其中在無需參照對該複數個第一殘餘值進行處理所得到的該複數個第一已處理殘餘值之下來產生對應於該第一編碼區塊的該解碼區塊的步驟包含：略過一加成操作，其中該加成操作係用以對一預測區塊與該複數個第一已處理殘餘值進行合併來產生一重建區塊；以及選擇該預測區塊來做為該解碼區塊。
    [13] 如申請專利範圍第10項所述之視訊解碼方法，其中只有當對應於該第一編碼區塊的一編碼區塊樣式位元等於1時，才會執行偵測該複數個第一殘餘值是否全部均具有相同的該第一數值的步驟。
    [14] 如申請專利範圍第10項所述之視訊解碼方法，另包含：當該複數個第一殘餘值全部均具有相同的該第一數值時，不對該複數個第一殘餘值進行處理及/或不對該複數個已處理第一殘餘值進行緩衝。
    [15] 如申請專利範圍第10項所述之視訊解碼方法，其中該第一編碼區塊係得自於遵循一可調性視訊編碼機制的一加強層圖框，以及產生在無需參照對該複數個第一殘餘值進行處理所得到的複數個第一已處理殘餘值之下來對應於該第一編碼區塊的該解碼區塊的步驟包含：藉由略過一處理操作來選擇複數個第二已處理殘餘值以做為一選擇輸出，其中該處理操作係用來處理該複數個第一殘餘值以產生複數個已處理第一殘餘值，該複數個第二已處理殘餘值係對應於一第二編碼區塊，以及第二編碼區塊係得自於與該加強層圖框配對的一基礎層圖框；以及利用對一預測區塊與該選擇輸出進行合併來產生該解碼區塊。
    [16] 如申請專利範圍第10項所述之視訊解碼方法，其中該第一編碼區塊係得自於遵循一可調性視訊編碼機制的一加強層圖框，以及該視訊解碼方法另包含：對一第二編碼區塊進行解碼以產生複數個第二殘餘值，其中該第二編碼區塊係得自於與該加強層圖框配對之一基礎層圖框；以及偵測該複數個第二殘餘值是否全部均具有相同的一第二數值；其中在無需參照對該複數個第一殘餘值進行處理所得到的複數個第一已處理殘餘值之下來產生對應於該第一編碼區塊的該解碼區塊的步驟包含：當該複數個第一殘餘值全部均具有相同的該第一數值以及該複數個第二殘餘值全部均具有相同的該第二數值時，直接輸出對應於該第一編碼區塊的一預測區塊來做為該解碼區塊。
    [17] 如申請專利範圍第16項所述之視訊解碼方法，其中該第一數值及該第二數值均等於0。
    [18] 如申請專利範圍第16項所述之視訊解碼方法，其中該基礎層圖框及該加強層圖框係為中等可調編碼之複數個關鍵圖框。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP6612767B2|2019-11-27|色空間変換コーディングのための量子化パラメータ
    JP6329186B2|2018-05-23|改善されたイントラ・クロマ符号化および復号のための方法および装置
    KR101028955B1|2011-04-12|디지털 미디어 컨텐츠를 변환 코딩/디코딩하기 위한 방법및 컴퓨터 판독가능 프로그램 저장 매체
    JP5649105B2|2015-01-07|符号化のための装置及び方法並びに復号化のための装置及び方法
    JP2018110428A|2018-07-12|映像符号化及び復号化のためのｄｃイントラ予測モードのための方法及び装置
    US10104378B2|2018-10-16|Residual colour transform signalled at sequence level for specific coding modes
    JP2008228305A|2008-09-25|エンコーディング及びデコーディングモードを有するビデオ処理システム及び装置、並びに、これらと共に使用する方法
    JP2007524280A|2007-08-23|低複雑性空間スケーラブル復号化のための方法および装置
    US9154808B2|2015-10-06|Method and apparatus for INTRA prediction for RRU
    US7912131B2|2011-03-22|Selective prediction encoding and decoding methods and devices with ac/dc and advanced video coding prediction
    JP6005520B2|2016-10-12|映像符号化及び復号化におけるインターフレームの改善された色度変換の方法及び装置
    JP6239609B2|2017-11-29|ビデオコーディングのための長期参照ピクチャをシグナリングすること
    JP6425609B2|2018-11-21|空間変化残差符号化を行う方法および装置
    JP2015532554A|2015-11-09|ビデオプロパティの指示
    KR101974656B1|2019-05-02|그룹들에 할당된 픽셀들을 갖는 블록을 인트라 코딩하는 방법 및 장치
    JP2003304538A|2003-10-24|画像符号化装置、画像復号化装置及びそれらの方法
    TWI526049B|2016-03-11|視訊解碼裝置及視訊解碼方法
    JP5513333B2|2014-06-04|動画像符号化装置、動画像符号化方法、およびプログラム
    JP2017512025A|2017-04-27|ビデオコーディングにおけるフリッカー検出および軽減
    JP2006270851A|2006-10-05|画像符号化装置及び画像復号装置
    US20120281761A1|2012-11-08|System and Method for Macroblock Transcoding
    US8355447B2|2013-01-15|Video encoder with ring buffering of run-level pairs and methods for use therewith
    CN102196258B|2013-03-27|一种i帧编码方法及装置
    TWI754188B|2022-02-01|用於增加計算交叉分量線性模型參數的穩健性的編碼器、解碼器及方法
    TW202044829A|2020-12-01|用於增加計算交叉分量線性模型參數的穩健性的編碼器、解碼器及方法
    同族专利:
    公开号 | 公开日
    US20130051461A1|2013-02-28|
    CN102957908A|2013-03-06|
    US9338458B2|2016-05-10|
    TWI526049B|2016-03-11|
    US9906801B2|2018-02-27|
    US20160241860A1|2016-08-18|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US6618445B1|2000-11-09|2003-09-09|Koninklijke Philips Electronics N.V.|Scalable MPEG-2 video decoder|
    JP4418762B2|2004-05-07|2010-02-24|キヤノン株式会社|画像符号化装置及び画像復号装置及びそれらの制御方法、並びに、コンピュータプログラム及びコンピュータ可読記憶媒体|
    CN101005620B|2004-09-03|2011-08-10|微软公司|为隔行扫描和逐行扫描视频编码和解码宏块和运动信息中的革新|
    DE102004059993B4|2004-10-15|2006-08-31|Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.|Vorrichtung und Verfahren zum Erzeugen einer codierten Videosequenz unter Verwendung einer Zwischen-Schicht-Bewegungsdaten-Prädiktion sowie Computerprogramm und computerlesbares Medium|
    KR100746007B1|2005-04-19|2007-08-06|삼성전자주식회사|엔트로피 코딩의 컨텍스트 모델을 적응적으로 선택하는방법 및 비디오 디코더|
    US8619860B2|2005-05-03|2013-12-31|Qualcomm Incorporated|System and method for scalable encoding and decoding of multimedia data using multiple layers|
    US20070014349A1|2005-06-03|2007-01-18|Nokia Corporation|Residual prediction mode in scalable video coding|
    US20070230564A1|2006-03-29|2007-10-04|Qualcomm Incorporated|Video processing with scalability|
    US8275045B2|2006-07-12|2012-09-25|Qualcomm Incorporated|Video compression using adaptive variable length codes|
    JP4787100B2|2006-07-27|2011-10-05|パナソニック株式会社|画像符号化装置|
    US20080075173A1|2006-09-22|2008-03-27|Texas Instruments Incorporated|Systems and Methods for Context Adaptive Video Data Preparation|
    CN101014129B|2007-03-06|2010-12-15|孟智平|一种视频数据压缩方法|
    JP4952360B2|2007-04-26|2012-06-13|日本電気株式会社|動画像復号方法、動画像復号装置、動画像復号プログラム|
    US8077772B2|2007-11-09|2011-12-13|Cisco Technology, Inc.|Coding background blocks in video coding that includes coding as skipped|
    US9571856B2|2008-08-25|2017-02-14|Microsoft Technology Licensing, Llc|Conversion operations in scalable video encoding and decoding|
    WO2010035993A2|2008-09-25|2010-04-01|에스케이텔레콤 주식회사|임펄스 신호를 고려한 영상 부호화/복호화 장치 및 방법|
    KR101483497B1|2008-09-25|2015-01-20|에스케이텔레콤 주식회사|임펄스 신호를 고려한 영상 부호화/복호화 장치 및 방법|
    KR101377660B1|2008-09-30|2014-03-26|에스케이텔레콤 주식회사|복수 개의 움직임 벡터 추정을 이용한 움직임 벡터 부호화/복호화 방법 및 장치와 그를 이용한 영상 부호화/복호화 방법 및 장치|
    US20100189182A1|2009-01-28|2010-07-29|Nokia Corporation|Method and apparatus for video coding and decoding|
    TWI387314B|2009-03-10|2013-02-21|Univ Nat Central|Image processing apparatus and method thereof|
    US20100296579A1|2009-05-22|2010-11-25|Qualcomm Incorporated|Adaptive picture type decision for video coding|
    KR20110071231A|2009-12-21|2011-06-29|엠텍비젼 주식회사|부호화 방법, 복호화 방법 및 장치|KR101539107B1|2011-10-18|2015-07-24|주식회사 케이티|영상 부호화 방법, 영상 복호화 방법, 영상 부호화기 및 영상 복호화기|
    US10142647B2|2014-11-13|2018-11-27|Google Llc|Alternating block constrained decision mode coding|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/216,273|US9338458B2|2011-08-24|2011-08-24|Video decoding apparatus and method for selectively bypassing processing of residual values and/or buffering of processed residual values|
    [返回顶部]